詳解

先考察一個更簡單的器件——MOS電容——能更好的理解MOS管。這個器件有兩個電，一個是金屬，另一個是extrinsic silicon（外在硅），他們之間由一薄層二氧化硅分隔開。金屬就是GATE，而半導體端就是backgate或者body。他們之間的緣氧化層稱為gate dieleric（柵介質）。圖示中的器件有一個輕摻雜P型硅做成的backgate。這個MOS 電容的電特性能通過把backgate接地，gate接不同的電壓來說明。MOS電容的GATE電位是0V。金屬GATE和半導體BACKGATE在WORK FUNION上的差異在電介質上產生了一個小電場。在器件中，這個電場使金屬帶輕微的正電位，P型硅負電位。這個電場把硅中底層的電子吸引到表面來，它同時把空穴排斥出表面。這個電場太弱了，所以載流子濃度的變化小，對器件整體的特性影響也小。當MOS電容的GATE相對于BACKGATE正偏置時發生的情況。穿過GATE DIELERIC的電場加強了，有更多的電子從襯底被拉了上來。同時，空穴被排斥出表面。隨著GATE電壓的升高，會出現表面的電子比空穴多的情況。由于過剩的電子，硅表層看上去就像N型硅。摻雜性的反轉被稱為inversion，反轉的硅層叫做channel。隨著GATE電壓的持續不斷升高，越來越多的電子在表面積累，channel變成了強反轉。Channel形成時的電壓被稱為閾值電壓Vt。當GATE和BACKGATE之間的電壓差小于閾值電壓時，不會形成channel。當電壓差過閾值電壓時，channel就出現了。MOS電容：（A）未偏置（VBG=0V），（B）反轉（VBG=3V），（C）積累（VBG=-3V）。正是當MOS電容的GATE相對于backgate是負電壓時的情況。電場反轉，往表面吸引空穴排斥電子。硅表層看上去更重的摻雜了，這個器件被認為是處于accumulation狀態了。MOS電容的特性能被用來形成MOS管。Gate，電介質和backgate保持原樣。在GATE的兩邊是兩個額外的選擇性摻雜的區域。其中一個稱為source，另一個稱為drain。假設source 和backgate都接地，drain接正電壓。只要GATE對BACKGATE的電壓仍舊小于閾值電壓，就不會形成channel。Drain和backgate之間的PN結反向偏置，所以只有很小的電流從drain流向backgate。如果GATE電壓過了閾值電壓，在GATE電介質下就出現了channel。這個channel就像一薄層短接drain和source的N型硅。由電子組成的電流從source通過channel流到drain。總的來說，只有在gate 對source電壓V 過閾值電壓Vt時，才會有drain電流。在對稱的MOS管中，對source和drain的標注有一點任意性。定義上，載流子流出source，流入drain。因此Source和drain的身份就靠器件的偏置來決定了。有時晶體管上的偏置電壓是不定的，兩個引線端就會互相對換角色。這種情況下，電路設計師須指定一個是drain另一個是source。Source和drain不同摻雜不同幾何形狀的就是非對稱MOS管。制造非對稱晶體管有很多理由，但的終結果都是一樣的。一個引線端被優化作為drain，另一個被優化作為source。如果drain和source對調，這個器件就不能正常工作了。晶體管有N型channel它稱為N-channel MOS管，或NMOS。P-channel MOS（PMOS）管也存在，是一個由輕摻雜的N型BACKGATE和P型source和drain組成的PMOS管。如果這個晶體管的GATE相對于BACKGATE正向偏置，電子就被吸引到表面，空穴就被排斥出表面。硅的表面就積累，沒有channel形成。如果GATE相對于BACKGATE反向偏置，空穴被吸引到表面，channel形成了。因此PMOS管的閾值電壓是負值。由于NMOS管的閾值電壓是正的，PMOS的閾值電壓是負的，所以工程師們通常會去掉閾值電壓前面的號。一個工程師可能說，“PMOS Vt從0.6V上升到0.7V”， 實際上PMOS的Vt是從-0.6V下降到-0.7V。

溫馨提示：

為了保障買家的利益，請咨詢后再付款。電子元件是型的產品，技術含量較高，由于本身可能存在著多種品牌，后輟與封裝，所以可能導致參數與性能的差異，部分產品是以小包裝或者沒拆包裝出售等問題，請您在購買我們元件前，將您所需產品的品牌、封裝，后輟，規格跟店家聯系落實后再進行交易！

    我們擁有的質量管理體系，所銷產品均為原裝（原廠原包裝），合歐盟 RoHS指令 ,可出具性和ROHS（SGS）。