
74HC595
74HC595是硅結構的CMOS器件, 兼容低電壓TTL電路,遵守JEDEC標準。 74HC595是具有8位移位寄存器和一個存儲器,三態輸出功能。 移位寄存器和存儲器是分別的時鐘。 數據在SHcp的上升沿輸入到移位寄存器中,在STcp的上升沿輸入到存儲寄存器中去。如果兩個時鐘連在一起,則移位寄存器總是比存儲寄存器早一個脈沖。 移位寄存器有一個串行移位輸入(Ds),和一個串行輸出(Q7’),和一個異步的低電平復位,存儲寄存器有一個并行8位的,具備三態的總線輸出,當使能OE時(為低電平),存儲寄存器的數據輸出到總線。8位串行輸入/輸出或者并行輸出移位寄存器,具有高阻關斷狀態。三態。將串行輸入的8位數字,轉變為并行輸出的8位數字,例如控制一個8位數碼管,將不會有閃爍。編輯本段特點
8位串行輸入 /8位串行或并行輸出 存儲狀態寄存器,三種狀態輸出寄存器(三態輸出:就是具有高電平、低電平和高阻抗三種輸出狀態的門電路。)可以直接清除 100MHz的移位頻率編輯本段輸出能力
并行輸出,總線驅動; 串行輸出;標準中等規模集成電路 595移位寄存器有一個串行移位輸入(Ds),和一個串行輸出(Q7’),和一個異步的低電平復位,存儲寄存器有一個并行8位的,具備三態的總線輸出,當使能OE時(為低電平),存儲寄存器的數據輸出到總線。參考數據Cpd決定動態的能耗,Pd=Cpd×VCC×f1+∑(CL×VCC^2×f0)F1=輸入頻率,CL=輸出電容 f0=輸出頻率(MHz) Vcc=電源電壓編輯本段引腳說明
符號 引腳 描述Q0…Q7 8位并行數據輸出,其中Q0為第15腳 GND 第8腳 地Q7’ 第9腳 串行數據輸出MR 第10腳 主復位(低電平)SHCP 第11腳 移位寄存器時鐘輸入STCP 第12腳 存儲寄存器時鐘輸入OE 第13腳 輸出有效(低電平)DS 第14腳 串行數據輸入VCC 第16腳 電源編輯本段功能表
| 輸入 | 輸出 | 功能 | |||||
| SHCP | STCP | OE | MR | DS | Q7’ | Qn | |
| × | × | L | ↓ | × | L | NC | MR為低電平時僅僅影響移位寄存器 |
| × | ↑ | L | L | × | L | L | 空移位寄存器到輸出寄存器 |
| × | × | H | L | × | L | Z | 清空移位寄存器,并行輸出為高阻狀態 |
| ↑ | × | L | H | H | Q6 | NC | 邏輯高電平移入移位寄存器狀態0,包含所有的移位寄存器狀態 移入 |
| × | ↑ | L | H | × | NC | Qn’ | 移位寄存器的內容到達保持寄存器并從并口輸出 |
| ↑ | ↑ | L | H | × | Q6’ | Qn’ | 移位寄存器內容移入,先前的移位寄存器的內容到達保持寄存器并出 |
編輯本段注釋
H=高電平狀態L=低電平狀態↑=上升沿↓=下降沿Z=高阻NC=無變化×=無效當MR為高電平,OE為低電平時,數據在SHCP上升沿進入移位寄存器,在STCP上升沿輸出到并行端口。
真值表





